课程信息

150,692 次近期查看
可分享的证书
完成后获得证书
100% 在线
立即开始,按照自己的计划学习。
可灵活调整截止日期
根据您的日程表重置截止日期。
中级
完成时间大约为18 小时
英语(English)
字幕:英语(English)

您将获得的技能

Primality TestVerilogDigital DesignStatic Timing Analysis
可分享的证书
完成后获得证书
100% 在线
立即开始,按照自己的计划学习。
可灵活调整截止日期
根据您的日程表重置截止日期。
中级
完成时间大约为18 小时
英语(English)
字幕:英语(English)

提供方

科罗拉多大学波德分校 徽标

科罗拉多大学波德分校

立即开始攻读硕士学位

此 课程 隶属于 科罗拉多大学波德分校 提供的 100% 在线 Master of Science in Electrical Engineering。如果您被录取参加全部课程,您的课程将计入您的学位学习进程。

教学大纲 - 您将从这门课程中学到什么

内容评分Thumbs Up94%(2,613 个评分)Info
1

1

完成时间为 4 小时

What's this programmable logic stuff anyway? History and Architecture

完成时间为 4 小时
9 个视频 (总计 46 分钟), 4 个阅读材料, 2 个测验
9 个视频
Course Overview6分钟
1. Welcome to the world of programmable logic and FPGA design1分钟
2. A Brief History of Programmable Logic9分钟
3. CPLD Architecture5分钟
4. LUTs and FPGA Architecture8分钟
5. LUTs for Logic Design2分钟
6. Designing Adders6分钟
7. Designing Multipliers3分钟
4 个阅读材料
About This Course10分钟
Hardware Requirements10分钟
Week 1 Suggested Readings1 小时 20 分
Week 2 Assignment Instructions and Files10分钟
1 个练习
Mission 002: Week 1 Quiz30分钟
2

2

完成时间为 4 小时

FPGA Design Tool Flow; An Example Design

完成时间为 4 小时
11 个视频 (总计 121 分钟), 1 个阅读材料, 3 个测验
11 个视频
2. Downloading Quartus Prime2分钟
3. Installing Quartus Prime2分钟
4. Introducing Quartus Prime11分钟
5. Create a design project in Quartus Prime7分钟
6. Create a design in Quartus Prime13分钟
7. Compile a Design17分钟
8. View the RTL16分钟
9. Timing Analysis with Time Quest I9分钟
10. Timing Analysis with Time Quest II16分钟
11. Simulate a design with ModelSim17分钟
1 个阅读材料
Week 2 Suggested Readings20分钟
2 个练习
Mission 003 : Practice Opportunity30分钟
Mission 005: Week 2 Quiz30分钟
3

3

完成时间为 3 小时

FPGA Architectures: SRAM, FLASH, and Anti-fuse

完成时间为 3 小时
8 个视频 (总计 80 分钟), 2 个阅读材料, 1 个测验
8 个视频
2. Xilinx CPLD Architecture7分钟
3. Xilinx Small FPGAs8分钟
4. Xilinx Large FPGAs11分钟
5. Altera CPLDs and Small FPGAs8分钟
6. Altera Large FPGAs9分钟
7. Microsemi Single-chip FPGA solutions14分钟
8. Lattice Single-Chip FPGA solutions14分钟
2 个阅读材料
Week 3 Suggested Readings1 小时 20 分
Week 4 Assignment Instructions and Files10分钟
1 个练习
Mission 006: Week 3 Quiz30分钟
4

4

完成时间为 6 小时

Programmable logic design using schematic entry design tools

完成时间为 6 小时
10 个视频 (总计 180 分钟), 1 个阅读材料, 2 个测验
10 个视频
2. Advanced Schematic Entry for FPGA Design- Drawing and Hierarchy26分钟
3. Improving Productivity with IP Blocks25分钟
4. Improving Timing with Pipelining18分钟
5. FPGA IO: Getting In and Getting Out8分钟
6. Pin Assignments: Making them Spot On!20分钟
7. Programming the FPGA10分钟
8. Becoming one with Q: Qsys System Design20分钟
9.a Becoming one with Q Part II: Qsys System Design Finishing Touches25分钟
9.b Becoming one with Q Part III: Qsys System Design Finishing Touches19分钟
1 个阅读材料
Week 4 Suggested Readings1 小时 10 分
1 个练习
Mission 008: Week 4 Quiz30分钟

审阅

来自INTRODUCTION TO FPGA DESIGN FOR EMBEDDED SYSTEMS的热门评论

查看所有评论

常见问题

  • Access to lectures and assignments depends on your type of enrollment. If you take a course in audit mode, you will be able to see most course materials for free. To access graded assignments and to earn a Certificate, you will need to purchase the Certificate experience, during or after your audit. If you don't see the audit option:

    • The course may not offer an audit option. You can try a Free Trial instead, or apply for Financial Aid.
    • The course may offer 'Full Course, No Certificate' instead. This option lets you see all course materials, submit required assessments, and get a final grade. This also means that you will not be able to purchase a Certificate experience.
  • 您购买证书后,将有权访问所有课程材料,包括评分作业。完成课程后,您的电子课程证书将添加到您的成就页中,您可以通过该页打印您的课程证书或将其添加到您的领英档案中。如果您只想阅读和查看课程内容,可以免费旁听课程。

  • 您可在付款后两周内,或者在课程第一个班次开课后(对于已启动的课程)两周内,获得全额退款,以其中较晚者为准。获得课程证书后,您便无法再退款;即使您在两周的退款期内完成了课程,也是如此。请阅读我们完整的退款政策

  • 是的,Coursera 可以向无法承担学费的学生提供助学金。点击左侧‘注册’按钮下的‘助学金’链接即可申请助学金。您可以根据屏幕提示完成申请,申请获批后会收到通知。了解详情

  • 此课程不提供大学学分,但部分大学可能会选择接受课程证书作为学分。查看您的合作院校,了解详情。Coursera 上的在线学位Mastertrack™ 证书提供获得大学学分的机会。

还有其他问题吗?请访问 学生帮助中心