课程信息
9,968 次近期查看

100% 在线

立即开始,按照自己的计划学习。

可灵活调整截止日期

根据您的日程表重置截止日期。

中级

完成时间大约为15 小时

建议:4 weeks of study, 8-12 hours/week...

英语(English)

字幕:英语(English)

您将获得的技能

Writing Code in VerilogSimulating FPGA DesignsDesigning FPGA LogicDesigning Test BenchesWriting code in VHDL

100% 在线

立即开始,按照自己的计划学习。

可灵活调整截止日期

根据您的日程表重置截止日期。

中级

完成时间大约为15 小时

建议:4 weeks of study, 8-12 hours/week...

英语(English)

字幕:英语(English)

教学大纲 - 您将从这门课程中学到什么

1
完成时间为 11 小时

Basics of VHDL

10 个视频 (总计 48 分钟), 2 个阅读材料, 7 个测验
10 个视频
Why Learn VHDL?1分钟
FPGA Design Flow3分钟
Intro to VHDL: Finite State Machine3分钟
How to speak VHDL, first phrases6分钟
VHDL Assignments, Operators, Types3分钟
VHDL Rules and Syntax, Interface Ports3分钟
VHDL in ModelSim: Download and Install3分钟
VHDL in ModelSim: Adding to your Toolkit6分钟
Submitting VHDL Programming Assignments11分钟
2 个阅读材料
Misson 2-001: Week 1 Readings2小时
Files for Week 1 Programming Assignments10分钟
2 个练习
VHDL Find the Code Errors30分钟
Module 1 Quiz30分钟
2
完成时间为 12 小时

VHDL Logic Design Techniques

10 个视频 (总计 52 分钟), 2 个阅读材料, 6 个测验
10 个视频
Combinatorial Circuits4分钟
Synchronous Logic: Latches and Flip Flops4分钟
Synchronous Logic: Counters and Registers6分钟
Buses and Tristate Buffers3分钟
Modular Designs: Components, Generate and Loops in VHDL3分钟
Test Benches in VHDL: Combinatorial8分钟
Test Benches in VHDL: Synchronous5分钟
Memory in VHDL7分钟
Finite State Machines in VHDL8分钟
2 个阅读材料
Week 2 Readings2小时
Files for Week 2 Programming Assignments10分钟
1 个练习
Module 2 Quiz30分钟
3
完成时间为 7 小时

Basics of Verilog

9 个视频 (总计 92 分钟), 2 个阅读材料, 6 个测验
9 个视频
Your First Verilog phrase11分钟
Verilog Rules and Syntax; Keywords and Identifiers; Sigasi/Quartus editing12分钟
Verilog Statements and Operators16分钟
Verilog Modules, Port Modes and Data Types10分钟
Verilog Structure10分钟
Testing with ModelSim5分钟
Verilog Evaluation11分钟
Submitting Verilog Programming Assignments10分钟
2 个阅读材料
Week 3 Readings1 小时 10 分
Files for Week 3 Programming Assignments10分钟
2 个练习
Verilog Find the Errors20分钟
Module 3 Quiz30分钟
4
完成时间为 10 小时

Verilog and System Verilog Design Techniques

10 个视频 (总计 48 分钟), 2 个阅读材料, 6 个测验
10 个视频
Combinatorial Circuits5分钟
Synchronous Logic: Latches and Flip Flops3分钟
Synchronous Logic: Counters and Registers5分钟
Buses and Tristate Buffers3分钟
Modular Design in Verilog3分钟
Testbenches in Verilog7分钟
Testbenches in Verilog II2分钟
Memory with Verilog4分钟
Verilog Finite State Machines7分钟
2 个阅读材料
Week 4 Readings15分钟
Files for Week 4 Programming Assignments10分钟
1 个练习
Module 4 Quiz30分钟

讲师

Avatar

Timothy Scherr

Senior Instructor and Professor of Engineering Practice
Electrical, Computer, and Energy Engineering
Avatar

Benjamin Spriggs

Lecturer and Scholar of Engineering Practice
Electrical, Computer, and Energy Engineering

关于 科罗拉多大学波德分校

CU-Boulder is a dynamic community of scholars and learners on one of the most spectacular college campuses in the country. As one of 34 U.S. public institutions in the prestigious Association of American Universities (AAU), we have a proud tradition of academic excellence, with five Nobel laureates and more than 50 members of prestigious academic academies....

常见问题

  • 注册以便获得证书后,您将有权访问所有视频、测验和编程作业(如果适用)。只有在您的班次开课之后,才可以提交和审阅同学互评作业。如果您选择在不购买的情况下浏览课程,可能无法访问某些作业。

  • 您购买证书后,将有权访问所有课程材料,包括评分作业。完成课程后,您的电子课程证书将添加到您的成就页中,您可以通过该页打印您的课程证书或将其添加到您的领英档案中。如果您只想阅读和查看课程内容,可以免费旁听课程。

还有其他问题吗?请访问 学生帮助中心